具電磁干擾效應衰減之全數位展頻時脈產生電路及其控制方法

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

101149213

專利證號

I 505642

專利獲證名稱

具電磁干擾效應衰減之全數位展頻時脈產生電路及其控制方法

專利所屬機關 (申請機關)

國立中正大學

獲證日期

2015/10/21

技術說明

本發明中，我們提出具有極佳電磁干擾效應衰減效果之全數位展頻時脈產生器(ADSSCG)。此全數位展頻時脈產生器可以降低設計面積與功耗。此外，為了防止在展頻時遭遇製程、電壓、以及溫度變化而導致中心頻率偏移，我們提出一以計數器為基底之ADSSCG來穩定頻率。另外，此電路因為是以標準元件所設計而成，因此可以輕易的移植至不同製程。因此，本發明所提出之全數位展頻時脈產生器非常適合應用於現今之系統晶片。 本發明之特點 (The advantages of the invention): 1. 此SSCG採用全數位之技術以及全標準元件之設計，除了大幅降低面積以及功耗以外，還降低製程轉移所需重新設計之時間。因此，此全數位SSCG適合用於系統晶片(System-on-a-chip, SoC)之應用。 2. 此SSCG於展頻時是直接由數位控制震盪器(Digital controlled oscillator, DCO)去控制，因此所呈現之三角調變(Triangular modulation)較為準確。準確之triangular modulation之表現反映於EMI reduction之效果上。因此，本SSCG擁有極佳之EMI reduction效果。 3. 此設計提出以計數器為基底之全數位SSCG(counter-based ADSSCG)。該counter-based ADSSCG能準確穩定中心頻率，並能有效克服PVT variation。 An all-digital spread spectrum clock generator (ADSSCG) with high EMI reduction performance is presented. The proposed ADSSCG can provide a low-power and small area purpose. In order to maintain the frequency stability while performing triangular modulation, a counter-based maintenance mechanism is proposed to overcome the process, voltage, and temperature (PVT) variations. Moreover, the proposed ADSSCG is designed with standard cells, and this approach can be ported to different processes very easily, and it’s very suitable for system-on-chip (SoC) applications

備註

連絡單位 (專責單位/部門名稱)

技術移轉授權中心

連絡電話

05-2720411轉16001

網址