基於對數可調式晶片網路之多核心處理器架構NETWORK ON CHIP PROCESSOR WITH MULTIPLE CORES AND ROUTING METHOD THEREOF

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

13/598,665

專利證號

US 9,111,151 B2

專利獲證名稱

基於對數可調式晶片網路之多核心處理器架構NETWORK ON CHIP PROCESSOR WITH MULTIPLE CORES AND ROUTING METHOD THEREOF

專利所屬機關 (申請機關)

國立臺灣大學

獲證日期

2015/08/18

技術說明

本創作為一多核心處理器架構，基於一對數可調式晶片網路提供各處理器核心間之高效能連接。由於該對數可調式晶片網路之特性，對於先進系統晶片中快速成長（指數成長）之核心數量，本創作之架構依然可提供快速且穩定之低延遲高效能連接，進而使得該多核心處理器之效能得以最大發揮。且各核心之晶片網路介面設計複雜度不因核心數量成長而增加，因此可最小化系統晶片設計成本。 This invention can be utilized as the interconnection architecture for various many-core computing products. It can provide high-speed low-delay communication bandwidth and scale its architecture to support even more cores in the future products.

備註

連絡單位 (專責單位/部門名稱)

產學合作總中心

連絡電話

33669945

網址