發明
中華民國
090106570
I 200086
低功率動態邏輯電路
國立中正大學
2004/04/01
本發明之新型低功率CMOS動態邏輯電路,將傳統動態電路之放電NMOS上移到輸出 點和邏輯區 塊間,加上額外的充放電控制,使得電路的操作速度和消耗功率能有效提升。利 用電荷重新分 布效應加速電路操作以及減少基體效應對速度的影響,使得新型動態電路的速度 得以提升。 藉由轉移充放電的雜散電容使得動態功率有效降低。本電路可單獨使用,或是和 傳統動態電 路混合使用。
本部(收文號1030085221)同意該校103年11月26日1030010281號函申請終止維護專利 (多填I係為了系統儲存規則)
技術移轉授權中心
05-2720411轉16001
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院