發明
中華民國
093141758
I 239145
一種低功率延遲線架構及電路
國立臺灣大學
2005/09/01
以一種樹狀閘式時脈驅動器來驅動環狀計數器以減低位 址解碼器的環狀計數器之功率消耗.
本部(收文號1090002409)同意該校109年1月7日校研發字第1090000702號函申請終止維護專利(臺大)
產學合作總中心
33669945
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院