發明
美國
09/854,113
US 6,492,839 B2
低功率動態邏輯電路
國立中正大學
2002/12/10
本發明之新型低功率CMOS動態邏輯電路,將傳統動態電路之放電NMOS上移到輸出 點和邏輯區 塊間,加上額外的充放電控制,使得電路的操作速度和消耗功率能有效提升。利 用電荷重新分 布效應加速電路操作以及減少基體效應對速度的影響,使得新型動態電路的速度 得以提升。 藉由轉移充放電的雜散電容使得動態功率有效降低。本電路可單獨使用,或是和 傳統動態電 路混合使用。
技術移轉授權中心
05-2720411轉16001
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院