半導體元件及其製造方法 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

099115573

專利證號

I 416612

專利獲證名稱

半導體元件及其製造方法 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

專利所屬機關 (申請機關)

中央研究院

獲證日期

2013/11/21

技術說明

一種半導體元件之製造方法包含下列步驟：形成一第一半導體層於一基板上，第一半導體層之材料與基板之材料不相同；蝕刻第一半導體層之一上表面以形成至少一蝕刻坑，蝕刻坑係由上表面延伸至第一半導體層內，其中第一半導體層內之至少一缺陷係位於蝕刻坑之下方；沉積一阻隔層於第一半導體層之上表面以覆蓋上表面及蝕刻坑；減薄阻隔層以露出上表面之至少一部分，並使蝕刻坑仍由阻隔層覆蓋；以及在減薄阻隔層之後，形成一第二半導體層以覆蓋上表面之露出之部分及蝕刻坑，第二半導體層係具有與第一半導體層之材料相同或相容之材料，其中阻隔層係覆蓋蝕刻坑並阻隔位於第一半導體層內之缺陷延伸至第二半導體層內 A manufacturing method of a semiconductor device comprising the steps of growing a first semiconductor layer of a first semiconductor material on a substrate; etching a top surface of the first semiconductor layer to create one or more etch pits on the top surface, depositing a passivation layer on the top surface to cover exposed areas of the top surface and the one or more etch pits to cover space above the one or more defects in each etch pit; thinning down the passivation layer to remove some of the passivation material to expose at least part of the top surface while leaving the space above the one or more defects in each etch pit covered by the passivation layer; and growing the first semiconductor material over exposed areas of the first semiconductor layer to covers the top surface and the one or more etch pits which are covered by the passivation layer to block extension of a defect in the first semiconductor layer into the second semiconductor layer.

備註

本部(發文號1090021450)同意貴院108年10月14日智財字第1080508712號函及108年11月19日智財字第1080510060二書函申請終止維護專利。

連絡單位 (專責單位/部門名稱)

智財技轉處

連絡電話

02-2787-2508

網址