發明
中華民國
099144332
I 452846
分段式類比數位轉換器及其方法
國立成功大學
2014/09/11
此技術提出一個二階段式的類比數位轉換器,由一個X.5位元的快閃式類比數位轉換器、一個Y位元的逐漸趨近式類比數位轉換器與一個(X+Y)位元的電容性分段式數位類比轉換器所組成。快閃式類比數位轉換器控制數位類比轉換器的溫度計碼式粗調電容而逐漸趨近式類比數位轉換器控制數位類比轉換器的二位元式細調電容。比起純二位元式數位類比轉換器,分段式數位類比轉換器可降低大電容切換時所產生的微分非線性。快閃式類比數位轉換器進行X位元的類比數位轉換,這也提昇了整體類比數位轉換器的取樣速度。 This proposal reports a subrange analog-to-digital converter (ADC) consisting of a X.5-bit flash coarse ADC, a Y-bit successive approximation register (SAR) fine ADC, and a (X+Y)-bit differential segmented capacitive digital-to-analog converter (DAC). The flash ADC controls thermometer coarse capacitors of the DAC and SAR ADC controls the binary fine ones. Compared to a binary DAC, the segmented DAC improves differential non-linearity (DNL) during MSB transitions. The merged switching of coarse capacitors enhances operation speed.
本部(收文號1060000114)同意該校105年12月30日成大研總字第1054501055號函申請終止維護專利
企業關係與技轉中心
06-2360524
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院