發明
中華民國
110149747
I 772240
多重電壓輸出緩衝器
國立中山大學
2022/07/21
一種連續漸進式類比數位轉換器包含一取樣開關單元、一最高有效位元電容陣列、一最高有效位元比較開關、一單位增益放大器單元、一最低有效位元電容陣列、一最低有效位元比較開關、一比較器及一連續漸進式控制單元,該最高有效位元電容陣列電性連接該取樣開關單元及該最高有效位元比較開關,該單位增益放大器單元電性連接該取樣開關單元、該最高有效位元電容陣列及該最低有效位元電容陣列,該最低有效位元比較開關電性連接該最低有效位元電容陣列,該比較器電性連接該最高有效位元比較開關、該最低有效位元比較開關及該連續漸進式控制單元。 A SAR ADC includes a sample switch unit, a MSB capacitor array, a MSB compared switch, a unity-gain amplifier unit, a LSB capacitor array, a LSB compared switch, a comparator and a SAR control unit. The MSB capacitor array is electrically connected to the sample switch unit and the MSB compared switch. The unity-gain amplifier unit is electrically connected to the sample switch unit, the MSB capacitor array, and the LSB capacitor array. The LSB compared switch is electrically connected to the LSB capacitor array. The comparator is electrically connected to the MSB compared switch, the LSB compared switch and the SAR control unit.
產學營運及推廣教育處
(07)525-2000#2651
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院