可儲存除錯資料的處理器、其快取及控制方法

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

102137922

專利證號

I 514145

專利獲證名稱

可儲存除錯資料的處理器、其快取及控制方法

專利所屬機關 (申請機關)

國立中山大學

獲證日期

2015/12/21

技術說明

首先，快取記憶體的一部分可被重組態成系統除錯資訊的儲存空間（或是晶片內的一段快速儲存區）；第二，當原先的快取記憶體被重組態成系統除錯資訊的儲存空間時，可利用原先存在於快取記憶體控制器中的栓鎖機制(Lock-Down)來達到系統除錯資訊的儲存空間保護，而不會被原先獨佔有快取記憶體的處理器核心覆寫。第三，當寫入快取記憶體中被重組態成系統除錯資訊的儲存空間時，在此同一時間處理器核心可正常執行其原先對快取記憶體的存取，而不影響原先處理器核心的行為，也不需暫停處理器核心的執行；第四，當完成除錯訊號擷取後，要取回儲存於快取記憶體中的系統除錯資訊時，可利用原先就存在於快取記憶體控制器中的寫回機制(Write Back Circuitry)，將這些擷取出來的除錯訊號送往晶片外部運行除錯軟體的主機，而不需額外的電路輔助。 First, part of cache can be reconfigured into storage for system debugging information (or into a fast memory); Second, When the cache is reconfigured into system debugging information storage, the Lock-Down mechanism in the cache can be used as a protection for the storage without being overwrite by the original cache; Third, when part of cache is reconfigured into system debugging information storage, the processor can access the cache normally without affecting the behavior or stalling the processor; Forth, when finish tracing debugging information. We can use the cache write back circuitry to store back debugging information back to memory and transfer to host PC outside the chip without extra circuitry.

備註

本會(收文號1110071360)同意該校111年11月17日中產營字第1111401258號函申請終止維護專利(國立中山大學)

連絡單位 (專責單位/部門名稱)

產學營運及推廣教育處

連絡電話

(07)525-2000#2651

網址