重新調序緩衝器Reordering Buffer

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

103120494

專利證號

I 499969

專利獲證名稱

重新調序緩衝器Reordering Buffer

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2015/09/11

技術說明

一種重新調序緩衝器，其係將原先之位元反向輸出轉變成自然順序之輸出，係將記憶體分成兩組單埠的第一記憶體模組及第二記憶體模組，分別具有m個單埠記憶體單元，每一單元儲存有N/2m筆位元資料。透過寫入交換器將快速傅利葉轉換處理器之輸出做適當之交換，並寫入第一記憶體模組或第二記憶體模組中之m個單埠記憶體單元；再藉由讀出交換器將第一記憶體模組或第二記憶體模組之m個單埠記憶體單元中的位元資料依自然順序讀出並且做適當之交換後輸出，能達到連續性的快速傅立葉運算位元反相轉換之功效，並具有極佳之記憶體面積效益。 The present invention provides a reordering buffer, which applies to turn parallel bit-reversed FFT output to normal-order FFT output. First, memory space is partitioned into two single-port first memory module and second memory module, each memory module has m single-port memory banks, and each bank can store N/2m FFT output data. Then through a write commutator, the original FFT output is properly switched and written to single-port memory banks of first memory module or second memory module. Later, through a read commutator, the stored FFT output in first memory module or second memory module are read out in normal order and properly switched. Therefore, the presented invention can achieve continuous-flow bit-reversal transformation for FFT operation with high memory-area efficiency.

備註

本會(收文號1110027136)回應該校111年5月12日陽明交大研產學字第1110015716號函申請終止維護專利(國立陽明交通大學)

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址