全數位展頻時脈產生器

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

098123186

專利證號

I 502308

專利獲證名稱

全數位展頻時脈產生器

專利所屬機關 (申請機關)

國立臺灣大學

獲證日期

2015/10/01

技術說明

此全數位展頻時脈產生器已經0.18um CMOS實現。此架構使用混合式相位/頻率偵測器去減少一個數位加法器與其驗延遲，使用時間數位轉換器與時間放大器達到增強解析度的效果與追蹤頻率變化。數位控制震盪器(digital controlled oscillator)與頻率解析度增強的電路。其測量到的electromagnetic interference reduction 可以改善 10.48dB。其測量在時脈1.5GHz的抖動峰值為28.4ps An all-digital spread spectrum clock generator (SSCG) has been fabricated in a 0.18um CMOS process. A mixed-signal phase and frequency detector is adopted to reduce the jitter, eliminate a digital adder, and also reduce latency. A Vernier time-to-digital converter (TDC) with time amplifiers is realized to enhance the timing resolution of the TDC and to track the frequency modulation in the SSCG. A digitally-controlled oscillator with a resolution enhancement circuit is also presented. The measured electromagnetic interference reduction is 10.48dB. The measured peak-to-peak jitter and rms jitter are 28.4ps and 4ps, respectively, at 1.5GHz.

備註

本部(收文號1090002409)同意該校109年1月7日校研發字第1090000702號函申請終止維護專利(臺大)

連絡單位 (專責單位/部門名稱)

產學合作總中心

連絡電話

33669945

網址