具寬鎖頻區之全數位式鎖相迴路

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

096147306

專利證號

I 340552

專利獲證名稱

具寬鎖頻區之全數位式鎖相迴路

專利所屬機關 (申請機關)

國立臺灣大學

獲證日期

2011/04/11

技術說明

本案係提供一種全數位式鎖相迴路(ADPLL)，其包含一第一除頻器、一相位頻率偵測器 (PFD)、一控制單元、一數位控制振盪器(DCO)及一第二除頻器。該第一除頻器將一回授之 時序信號的頻率降頻為1/M輸出一輸出信號，該PFD依據一參考時脈信號及該輸出信號之相 位與頻率的差異輸出一dn及一up信號，接著，於四個工作模式期間，該控制單元執行二元 搜尋演算法(Binary Search)並依據來自PFD之up、dn信號之數值及乘數因子而設定範圍控 制DCO之輸出頻率，且該第二除頻器接收此輸出頻率及根據來自該控制單元之多個數位控制 信號之一位元數進行除頻而輸出一作為回授信號至該第一除頻器。

備註

本部(收文號1090002409)同意該校109年1月7日校研發字第1090000702號函申請終止維護專利(臺大)

連絡單位 (專責單位/部門名稱)

產學合作總中心

連絡電話

33669945

網址