無除頻器的注入鎖定鎖相迴路

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

102113537

專利證號

I 517589

專利獲證名稱

無除頻器的注入鎖定鎖相迴路

專利所屬機關 (申請機關)

國立臺灣大學

獲證日期

2016/01/11

技術說明

整數型鎖相迴路應用於通訊相關領域已久，其基本電路區塊的組成和設計也有成熟的技術和對應的理論，現今除了電路效能之外也要求低功耗，使其應用的範圍能擴大至生醫電子的領域。本篇提出一個電路技巧使鎖相迴路在鎖定時可以關閉除頻器，達到節省功耗的目的，我們在傳統頻率相位偵測器開啟可控制的判斷範圍並加上相位校正迴路，確保在製程偏移的情況下仍具有不需要除頻器的特點。有別於傳統以參考頻率注入鎖相迴路的方式，此設計以參考頻率的倍數注入鎖相迴路，使其相位雜訊能獲得改善。 For power saving, this patent presents a dividerless technique for PLL. The new invention has dispensed with divider by opening a operation window for traditional PFD lead/lag judgement . The problem of system stability is overcome in the proposed implementation by using digitally-controlled phase calibration loop . In this work, an injection-locked technique is also presents. Unlike traditional sub-harmonic injection technique, we multiply the reference frequency and inject to PLL. In this way, phase noise could be reduced.

備註

本會(收文號1110071255)同意該校111年11月17日校研發字第1110090084號函申請終止維護專利(國立臺灣大學)

連絡單位 (專責單位/部門名稱)

產學合作總中心

連絡電話

33669945

網址