一種決定非對稱性Lanczos法簡化高速VLSI互連結構階數的方法METHOD OF DETERMINING HIGH-SPEED VLSI REDUCED-ORDER INTERCONNECT BY NON-SYMMETRIC LANCZOS ALGORITHM

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

11/148,086

專利證號

US 7,509,243 B2

專利獲證名稱

一種決定非對稱性Lanczos法簡化高速VLSI互連結構階數的方法METHOD OF DETERMINING HIGH-SPEED VLSI REDUCED-ORDER INTERCONNECT BY NON-SYMMETRIC LANCZOS ALGORITHM

專利所屬機關 (申請機關)

長庚大學

獲證日期

2009/03/24

技術說明

無 The present invention relates generally to a reduced-order circuit model, and more particularyly to a repid and accurate reduced-order interconnect circuit model which can be used for signal analysis of high-speed and very-large IC interconnect.

備註

本部(收文號1050079116)同意該校105年9月23日長庚大字第1050090341號函申請終止維護專利

連絡單位 (專責單位/部門名稱)

技術移轉中心

連絡電話

03-2118800轉3201

網址