基於線上遞回獨立成分分析之即時多通道腦波訊號處理器A REAL-TIME MULTI-CHANNEL EEG SIGNAL PROCESSOR BASED ON ON-LINE RECURSIVE INDEPENDENT COMPONENT ANALYSIS

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

102118193

專利證號

I 492740

專利獲證名稱

基於線上遞回獨立成分分析之即時多通道腦波訊號處理器A REAL-TIME MULTI-CHANNEL EEG SIGNAL PROCESSOR BASED ON ON-LINE RECURSIVE INDEPENDENT COMPONENT ANALYSIS

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2015/07/21

技術說明

本發明所設計的線上遞迴即時獨立成份分析(ORICA)處理器可用於腦波獨立成份信號及超高斯和次高斯信號的分離，系統可分成4個單元，分別為: 白化處理單元、ORICA訓練單元、ORICA矩陣計算單元、逆開方根矩陣SVD運算單元。因ORICA演算法的特性，以128取樣速率來說，必須在下一筆資料取樣完成前，也就是1/128秒之內，需要進行ORICA的運算輸出。在即時運算的時間規格限制下，所設計的ORICA處理器採用混合式平行度架構設計，亦即依照處理單元計算的複雜度，分配給予不同硬體平行度。同時使用共用暫存與共用算術運算單元的方法，以及採用定點數和浮點數混合的資料格式來設計資料路徑，並進行資料路徑寬度評估，以減少硬體雜度及功耗。所提出的ORICA晶片是以TSMC90nm MSG Regular-Vt CMOS technology進行製造，核心晶片面積為800 x 800 um2，操作頻率可達50MHz，最後晶片的功率以Nanosim進行模擬功率，在1.0V、工作頻率50MHz下約為4.18mW。 The invention of an on-line recursive independent component analysis (ORICA) processor can be used for extracting independent components from mixed EEG signals. The system is divided into whitening unit, ORICA training unit, inverse square root matrix unit, and ORICA matrix computation unit. The ORICA processor should output independent components before the next sample is input in 1/128 s with 128Hz sample rate. To reach real time processing, the design of the ORICA processor is a mixed architecture, which is designed as different hardware parallelism according to the complexity of processing units. The shared arithmetic processing unit and shared register can reduce hardware complexity and power consumption. The ORICA processor is fabricated using TSMC 90nm technology. The chip core area and operating frequency of the proposed ORICA architecture are 800 x 800 um2 and up to 50MHz, respectively. Finally, the chip power consumption is approximately 4.18mW at 1.0V supply voltage.

備註

本會(收文號1120021580)同意該校112年4月14日陽明交大研產學字第1120006769號函申請專利讓與(國立陽明交通大學)

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址