電路設計之驗證方法

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

11/152,472

專利證號

7,302,655B2

專利獲證名稱

電路設計之驗證方法

專利所屬機關 (申請機關)

國立清華大學

獲證日期

2007/11/27

技術說明

本發明係關於一種電路設計之驗證方法，其特徵在於根據一預定函數分派數值至該電路設計之 輸入埠。此外，本發明之驗證方法更包含根據分派給輸入埠之數值，計算電路設計之輸出埠的 輸出值，且計算該輸出值係在布林邏輯閘之層次，自輸入埠向輸出埠以逐步方式進行。 本發明係關於一種電路設計之驗證方法，其特徵在於根據一預定函數分派數值至該電路設計之 輸入埠。此外，本發明之驗證方法更包含根據分派給輸入埠之數值，計算電路設計之輸出埠的 輸出值，且計算該輸出值係在布林邏輯閘之層次，自輸入埠向輸出埠以逐步方式進行。 本發明係關於一種電路設計之驗證方法，其特徵在於根據一預定函數分派數值至該電路設計之 輸入埠。此外，本發明之驗證方法更包含根據分派給輸入埠之數值，計算電路設計之輸出埠的 輸出值，且計算該輸出值係在布林邏輯閘之層次，自輸入埠向輸出埠以逐步方式進行。

備註

連絡單位 (專責單位/部門名稱)

智財技轉組

連絡電話

03-5715131-62219

網址