發明
中華民國
102119271
I 527216
鰭式場效電晶體之改良結構
財團法人國家實驗研究院
2016/03/21
本發明為一種鰭式場效電晶體之改良結構及其製造方法,其結構係包含一矽基層、一矽鰭、一絕緣層以及一磊晶層,該矽鰭係透過蝕刻形成於該矽基層之上,該矽鰭之截面寬度為小於5nm,藉此,鍺(Ge)或III-V族等半導體材料即可直接透過選擇性的方式而穩定形成磊晶層於矽鰭之上,其磊晶層具有較高的臨界厚度、較少的差排密度,元件具有載子遷移率高、同時因元件接面包含部份矽材料而具漏電較小等優點。另外,相對於傳統Si FinFET製作,該發明所提結構只需額外增加一次Ge或III-V選擇性成長步驟即可達成,因此元件製作流程沒有變化很大,特別適合量產需求。 A novel Ge channel FinFET structure is proposed in this application. That is, a thin Ge or III-V layer is formed on a small tapered Si FIN structure by using selective epitaxy growth (SEG), which can be used for fabrication of Si-based body-tied Ge channel FinFETs. As the size is small enough, the tapered Si FIN tends to be elastically deformed by the stress. If a Ge or III-V layer grown on this Si FIN, its critical thickness will be increased, and dislocations are not easily generated. So this hetero-channel FIN structure is especially suitable for the fabrication of high-performance FinFET devices. Moreover, the whole device process is simple, because only one Ge or III-V SEG process is added to the process flow of conventional Si FinFETs.
本部(收文號1110009447)同意該校111年2月17日國研授半導體企院字第1111300263號函申請終止維護專利(財團法人國家實驗研究院)
國研院技術移轉中心
02-66300686
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院