具有三五族通道及四族源汲極之半導體裝置及其製造方法

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

098140529

專利證號

I 419324

專利獲證名稱

具有三五族通道及四族源汲極之半導體裝置及其製造方法

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2013/12/11

技術說明

本發明主要是結合三五族載子通道與四族源汲極，可透過兩種不同磊晶技術: (A)三五族磊晶技術-利用完成四族源汲極結構去堆疊不同三五族載子通道結構及(B)四族磊晶技術-完成三五族載子通道結構再去完成四族源汲極結構。 [結構(A)-三五族磊晶技術之流程說明]: 1.直接使用矽或鍺基板，或在上面完成矽鍺或純鍺或碳化矽(鍺)磊晶層，亦可使用Si/diamond 基板。 2.經過清洗後，沉積絕緣層材料並透過光罩定義出假閘極。 3.執行自我對準的源汲極離子佈值及高溫活化。 4.去除假閘極並蝕刻其底下通道材料至所需磊晶結構的深度。 5.堆疊量子井/二維電子氣/金氧半之不同元件結構。 6.最後完成金屬化製程。 [結構(B)-四族磊晶技術之流程說明]: 1.直接使用三五族基板，材料已於附件[16.本申請案與保護範圍]詳細規範，不贅述於此，在上面完成高電子遷移率元件結構或量子井結構或金氧半結構，亦可使用GaN/Si基板。 2.經過清洗後，沉積絕緣層材料並透過光罩定義出假閘極。 3.堆疊四族材料於源汲極。 4.執行自我對準的源汲極離子佈值及高溫活化。 5.最後完成金屬化製程。 This invention is the integration of III-V channel and IV source/drain. [Structure(A)] Use the Si(Ge) substrates directly or SiGe or Si(Ge)C layers onto Si(Ge) substrates. (or Si/diamond substrate). The dielectric materials are deposited and the dummy gate is defined. Then, self-aligned ion implantation and activation are employed. Removing the dummy gate and then etching the channel below to the required epitaxial depth. Various kinds of device heterostrucutres—MOSFET, QWFET, HEMT, and (MOS)-HEMT. The final metallization is performed. [Structure(B)] Deposit various kinds of HEMT, QWFET, and MOSFET structures on the specific III-V substrates (or the GaN/Si substrate). The dielectric materials are deposited and the dummy gate is defined. Selective epitaxy of SiGe and Si(Ge)C as source/drain. Then, self-aligned ion implantation and activation are employed. After removing the dummy gate, the final metallization is performed.

備註

本部(收文號1080035227)同意該校108年6月4日交大研產學字第1081004865號函申請終止維護專利。

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址