超高速低功率低保存基底全差動式互補式金氧半取樣保存電路

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

095140562

專利證號

I 330931

專利獲證名稱

超高速低功率低保存基底全差動式互補式金氧半取樣保存電路

專利所屬機關 (申請機關)

國立雲林科技大學

獲證日期

2010/09/21

技術說明

本發明之取樣保存電路具有低保存基底，為一全差動式互補式金氧半低功率超高速取樣保存電路。 該取樣保存電路採用一種線性化輸入開關以達到高取樣線性度。 該種線性化開關之導通電阻值近似一定值並且很小。 該取樣保存電路並且採用一全差動式結構來消除共模保存基底以及雜訊。 該全差動式結構會使該取樣保存電路所需要的保存電容較傳統的單端式取樣保存電路所使用的保存電容小，因此放寬了取樣速度與取樣精確度的取捨關係。 A low-hold-pedestal sample-and-hold circuit is a fully differential CMOS low-power very-high-speed sample-and-hold circuit. This sample-and-hold circuit is bases on linearized input switch to achieve high sampling linearity. The linearized switch on-resistance is nearly constant and small. Fully differential structure results in reduction of common-mode hold pedestal and noise. This allows smaller hold capacitances than in conventional single-ended case, thereby relaxing the trade-off between the sampling speed and sampling precision.

備註

連絡單位 (專責單位/部門名稱)

智財管理組

連絡電話

(05)5342601轉2521

網址