穩壓器

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

104140932

專利證號

I 574140

專利獲證名稱

穩壓器

專利所屬機關 (申請機關)

國立臺灣科技大學

獲證日期

2017/03/11

技術說明

在本專利中，將提出一個適用於低功耗類比前端的高能源效益可編程無輸出電容線性穩壓器。在此線性穩壓器的組成是由一個nMOS懸浮閘導通電晶體、自適性AB類放大器、以及電容式感測與參考電壓電路。相較於pMOS導通電晶體，懸浮閘nMOS導通電晶體擁有更好的高電源雜訊抑制效能，並且保留與pMOS導通電晶體一樣低的200mV電壓降。此線性穩壓器所採用的放大器由AB類差動對與自適性折疊式疊加結構所組成，擁有快速的暫態響應與低功耗的特性。在參考電壓的部分，本專利捨棄一般架構所使用的能隙電路，藉由調整懸浮閘內電荷量做為參考電壓，除了穩壓器的功能耗更進一步降低，該連續性的輸出電壓亦擁有相當低的溫度變異。本電路原型已被設計，使用0.35um CMOS製程製作，展示其各項特性。本專利中的穩壓器輸出電壓範圍為1.2V至2.5V，其中溫度變異為100 ppm/oC。當沒有負載電流時，最大負載電容為100pF；當負載電流提升至200uA時，最大負載電容為10nF。本穩壓器最大功耗為1uA。最大輸出電流為2.5mA。電流效益高於99.96%。線性調節率為0.17mV/V。負載調節率為1.52mV/mA。穩定時間小於34.3us。 A power efficient reconfigurable output-capacitor-less low-drop-out (LDO) voltage regulator for low-power analog front-end is proposed in this invention. This LDO consists of a floating-gate nMOS pass transistor, an adaptively biased class-AB error amplifier, and capacitive circuits for voltage reference generation and for output voltage sensing. The floating-gate nMOS pass transistor enables a low drop-out voltage of 200mV as that for an LDO with a pMOS pass transistor but exhibits superior PSR. The error amplifier adopts a class-AB input differential pair and an adaptively biased regulated cascode topology to achieve fast transient response with low quiescent power consumption. The reference voltage is implemented by programming floating-gate charges on capacitors without employing a bandgap circuit. The LDO power consumption can be further reduced and the output voltage can be programmed in continuum with low temperature variation.

備註

連絡單位 (專責單位/部門名稱)

技術移轉中心

連絡電話

02-2733-3141#7346

網址