低功率多埠靜態隨機存取記憶體共用寫入位元線和選擇性讀取架構MULTI-PORT SRAM WITH SHARED WRITE BIT-LINE ARCHITECTURE AND SELECTIVE READ PATH FOR LOW POWER OPERATION

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

14/105,729

專利證號

US 9,142,285 B2

專利獲證名稱

低功率多埠靜態隨機存取記憶體共用寫入位元線和選擇性讀取架構MULTI-PORT SRAM WITH SHARED WRITE BIT-LINE ARCHITECTURE AND SELECTIVE READ PATH FOR LOW POWER OPERATION

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2015/09/22

技術說明

這個發明提出一個多埠靜態隨機存取記憶體位元設計，可改善靜態雜訊限幅，解決寫干擾衝突的問題。加入行方向的存取電晶體於位元胞內，結合了列方向的電晶體並且在相鄰位元胞內共享寫入位元線。這個架構可減半寫入位元線數目，並減低來自於位元線充電產生的寫緩衝器的電流消耗。 這個發明也提出一個選擇性讀取路徑。用一Y選擇信號控制的虛擬VSS來取代讀取埠的接地線，以減低讀取電流消耗。結果顯示這個發明可減低寫讀電流30%，相較於傳統的多埠靜態隨機存取記憶體。 Multi-Port SRAM with Shared Write Bit-Line Scheme and Selective Read Path for Low power opteration. Technical description would be translated later.

備註

本會(收文號1110027136)回應該校111年5月12日陽明交大研產學字第1110015716號函申請終止維護專利(國立陽明交通大學)

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址