平行訊號型漸進式類比數位轉換器及方法APPARATUS AND METHOD FOR PARALLEL TYPE SAR ADC

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

102107520

專利證號

I 481201

專利獲證名稱

平行訊號型漸進式類比數位轉換器及方法APPARATUS AND METHOD FOR PARALLEL TYPE SAR ADC

專利所屬機關 (申請機關)

國立中興大學

獲證日期

2015/04/11

技術說明

本發明係揭露一種平行訊號型漸進式類比數位轉換器，以提升類比數位轉換器之取樣頻率。平行訊號型漸進式類比數位轉換器包含二開關、二電容陣列、一比較模組、一快速緩衝器、一緩慢緩衝器、一延遲緩衝器及一控制邏輯模組，開關、電容陣列及比較模組電性連接，比較模組用以產生一比較訊號，快速緩衝器接收比較訊號並產生一有效快速訊號，緩慢緩衝器接收比較訊號並產生一有效緩慢訊號，延遲緩衝器接收比較訊號並產生一有效迴圈訊號以重置比較模組，控制邏輯模組接收有效快速訊號及有效緩慢訊號以控制二電容陣列之電容的電壓值。 An apparatus for parallel type SAR (Successive Approximation Register) ADC (Analog to Digital Converter) is disclosed. The apparatus for parallel type SAR ADC includes two switches, two capacitor arrays, a compare module, a fast buffer, a slow buffer, a delay buffer, and a control logic module. The switches, the capacitor arrays, and the compare module are electrically connected. The compare module is to produce a compare signal. The slow buffer is to accept the compare signal and to produce a ValidSlow signal. The fast buffer is to accept the compare signal and to produce a ValidFast signal. The delay buffer is to accept the compare signal and to produce a ValidLoop signal to reset the compare module. The control logic module is to accept the ValidFast signal and the ValidSlow signal to control the voltage of the capacitors of the capacitor arrays.

備註

本部(收文號1090023163)同意該校109年4月20日興產字第1094300209號函申請終止維護專利(中興)

連絡單位 (專責單位/部門名稱)

技術授權中心

連絡電話

04-22851811

網址