數位至時間轉換器與數位至時間轉換方法DIGITAL-TO-TIME CONVERTER AND DIGITAL-TO-TIME CONVERTING METHOD

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

098102442

專利證號

I 404073

專利獲證名稱

數位至時間轉換器與數位至時間轉換方法DIGITAL-TO-TIME CONVERTER AND DIGITAL-TO-TIME CONVERTING METHOD

專利所屬機關 (申請機關)

國立臺灣科技大學

獲證日期

2013/08/01

技術說明

在講求效率的時代，工業界逐漸朝向產業全面自動化發展，故自動測試設備(Automatic Test Equipment，簡稱ATE)廣被運用。比起人工測試，ATE 能快速偵測產品優劣，不但加速測試速度，同時又將人為錯誤降到最低。而內建自我測試（built-in self-test）又因為可以大幅降低測試成本，以故成為主流中的主流。數位信號輸入前端模組乃是ATE 最廣為應用的模組之一，該模組的主要電路由數位至時間轉換器(Digital To Time Converter，又稱數位脈衝產生器Digital Pulse Generator)組成，透過數位控制字組的改變，來產生適當時間延遲，並透過測試通道將該信號傳送至待測物，以測試待測物的反應，再與內部記憶體所預存結果相比較，用來斷定待測物的輸出與期望結果是否相符合。 由於現今自動化測試設備皆以高速、高精度為主流要求，為了符合夠高效能的需求，以往大都以砷化鎵(GaAs)之雙極接面電晶體(BJT)電路來實現數位至時間轉換器，但由於該類IC過度耗能且過於昂貴，後續版本逐漸改採以CMOS 技術以提高整合度並降低功耗與成本。例如，2004 年有人在世界頂級的會議論文ISSCC中提出操作頻率100~400MHz、解析度19.5ps 的數位至時間轉換器，但每組時間游標尺(Time Vernier) 皆須上千組高速的靜態記憶體(SRAM)來儲存校準資料，致使總晶片面積高達16.06mm×16.60mm，而測量誤差也高達35ps。爾後，後續的改良版本於2006 ISSCC中問世，改以PLL與DLL 來對抗製程、溫度與電壓變異，成功擺脫龐大校準用SRAM 的需求，並將解析度與測量誤差進一步推向1.83ps 與3.89ps 的巔峰，但總晶片面積及功耗卻高達14mm×14mm 與25W!尤有甚者，上述電路皆倚賴全客製化(Full-Custom) 設計，相當耗時、耗費，對於雛型(prototype)電路的發展造成不少限制。為了減少研發時間、降低研發成本，本專利將簡化數位至時間轉換器的電路架構，不但可以創下全球以FPGA亦可實現數位至時間轉換器的首例，打破傳統數位至時間轉換器受制於全客製類比設計(full custom design)的桎梏，亦可望創下最高的價格／效能比紀錄，而電路的有效解析度亦將透過游標尺(vernier)的工作原理與以大幅提升。

備註

本部(收文號1090025468)同意該校109年4月30日臺科大研字第1090102987號函申請終止維護專利(臺科大)

連絡單位 (專責單位/部門名稱)

技術移轉中心

連絡電話

02-2733-3141#7346

網址