減輕記憶效應之分離式運算放大器共享技術電路

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

103122746

專利證號

I 527366

專利獲證名稱

減輕記憶效應之分離式運算放大器共享技術電路

專利所屬機關 (申請機關)

國立成功大學

獲證日期

2016/03/21

技術說明

本發明係有關於一種減輕記憶效應的分離式運算放大器共享技術。在常見的雙時脈相位離散時間系統，為了節省功率消耗與晶片面積，於一個運算放大器為基礎的閉迴路電路，兩個操作於相反時脈的閉迴路電路可共享同一個運算放大器。然而如此的操作將會產生記憶效應，使電路的訊號對雜訊失真比降低。本案所提出之技術係運算放大器可藉由差動操作及電荷重新分配的機制於不同的時脈相位來有效地抑制記憶效應。此發明可應用於多種單一取樣或雙重取樣的離散時間電路系統，例如：管線式類比數位轉換器、三角積分調變器、切換電容式濾波器等。此外，與傳統放大器共享技術相比，其可進一步降低功率消耗與晶片面積。 The invention provides a split opamp sharing technique to mitigate the memory effect. In the general two-phase discrete-time system, to save the power consumption and chip area, two opamp based closed-loop circuits operated in opposite clock phases can share an identical opamp. Such operation gives rise to the memory effect, which degrades the SNDR. In the proposed split opamp sharing technique, the memory effect is efficiently suppressed by either the fully differential operation or the charge redistribution in opposite two phases. The proposed method is able to apply for all various single sampling or double sampling discrete-time circuits, such as pipelined ADCs, delta-sigma modulators, and switched-capacitor filters. Besides, compared with the conventional opamp sharing technique, the invention possesses the features of the further reductions on the power consumption and chip area.

備註

本部(收文號1080023237)同意該校108年4月10日成大研總字第1081102863號函申請終止維護專利

連絡單位 (專責單位/部門名稱)

企業關係與技轉中心

連絡電話

06-2360524

網址