發明
中華民國
090218189
223914
微處理器之指令讀取方法及構造
國立交通大學
2004/09/14
一種微處理器指令讀取法及其構造,於指令執行程序中,當預解讀取下一執行指令為條件式 跳躍指令時,於下一指令週期,程式記憶體才需讀取二個指令,其他僅預讀取下一指令,其 係利用處理單元對解譯之下一執行指令來設定指令請取數目暫存器之狀態,該解譯之下一執 行指令若為條件式跳躍指令,則該指令讀取數目暫存器會同時致能奇、偶數緩衝暫存器,程 式記憶體以讀取二個指令,而其他所解譯之下一執行指令,該指令讀取數目暫存器僅會致能 奇、偶數緩衝暫存器其一者,程式記憶體只讀取一指令,以達程式記憶體不必要的讀取,進 而降低電量消耗。
智慧財產權中心
03-5738251
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院