正規表示法電路系統以及其共用方法

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

099113867

專利證號

I 407370

專利獲證名稱

正規表示法電路系統以及其共用方法

專利所屬機關 (申請機關)

國立臺灣大學

獲證日期

2013/09/01

技術說明

本發明是有關於一種正規表示法電路系統以及其共用方法。該電路系統包含比較器、動態支援分配器比較器以及複數個非決定性狀態機。首先提供比較器以接收輸入訊號以及控制訊號，提供動態支援分配器以接收動態訊號，提供複數個非決定性狀態機以連接比較器以及動態支援分配器，而複數個非決定性狀態機係根據輸入訊號分別輸出一樣式(pattern)，比較器判斷該輸入訊號內之資料，並將輸入料中之共用字元建立於一共用字元表中，藉由該共用字元表降低邏輯電路之數目。 A circuit system and command method of regular expression is provided. A dynamic assign is provided for receiving a dynamic signal. A plurality of non-determined state are provided for connecting with comparator and dynamic assign. The plurality of non-determined states outputs a pattern in accordance with the input signal. The data of the input signal is determined by the comparator, and the common character is selected and listed in the common table. Then the number of the logic is decreased by using the common table.

備註

本部(收文號1090060317)同意該校109年9月28日校研發字第1090083785號函申請終止維護專利(國立臺灣大學)

連絡單位 (專責單位/部門名稱)

產學合作總中心

連絡電話

33669945

網址