發明
中華民國
095148385
I 328166
記憶裝置及其資料提供方法
國立交通大學
2010/08/01
本發明係揭露一種記憶裝置及其資料提供方法。此記憶裝置可自主式地提供指令給處理單元。此裝置包含 記憶模組、分支指令預測單元、加法器及邏輯單元。記憶模組用以儲存應用程式,分支指令預測單元(如︰ BTB)預測分支指令結果,並輸出分支指令之目標位址。加法器產生非分支指令或預測分支不執行時,所需 循序執行PC+4的指令位址。邏輯單元選出下一個指令之位址,以此位址至記憶模組提取指令。藉此,記憶 裝置在大部份情況下,可自主性地向處理器傳送指令,幾乎不需等待處理器提供指令位址。本發明之優點 包含︰節省指令位址匯流排電耗、節省指令擷取時間、降低CPU設計成本及提供設計彈性。
本部(收文號1060016225)同意該校106年3月7日交大研產學字第1061002219號函申請終止維護專利
智慧財產權中心
03-5738251
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院