砰砰鎖相迴路

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

103140614

專利證號

I 539754

專利獲證名稱

砰砰鎖相迴路

專利所屬機關 (申請機關)

國立臺灣大學

獲證日期

2016/06/21

技術說明

最佳化的頻寬可使砰砰鎖相迴路的時脈抖動最佳化，然而隨著環境改變，電路的頻寬也會跟著改變，文獻上訴求維持原本頻寬來達到抵抗環境變異，但此需一開始就已知最佳頻寬。實際上，在傳統方法中最佳頻寬需經過量測方能確實得知，並且額外測試會將生產成本提高。本篇提出一個自動找到砰砰鎖相迴路的頻寬最佳解的方法，藉此來最佳化時脈抖動，此方法可省下對每一梯的晶片做一次性校正，進而減少晶片製作成本並達到壓抑製成、電壓、溫度的變異。 The conventional bang-bang phase-locked loop (BBPLL) has an optimum bandwidth which optimizes the jitter performance itself. With the condition changing, the bandwidth of the BBPLL changes, too. The previous works try to sustain a constant bandwidth in order to suppress the impact of variant condition, but those methods require a priori knowing about physical parameters first. That is, the optimum bandwidth should be measured and tested in the conventional methods, raising the cost in mass production. This patent proposes a novel method for BBPLLs to automatically find its optimum bandwidth and achieve its best jitter performance. This method avoids one-time calibration on each shuttle and inherently suppresses process, voltage, and temperature (PVT) variations.

備註

本會(收文號1110071255)同意該校111年11月17日校研發字第1110090084號函申請終止維護專利(國立臺灣大學)

連絡單位 (專責單位/部門名稱)

產學合作總中心

連絡電話

33669945

網址