非同步掃描鍊電路

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

098101848

專利證號

I 403745

專利獲證名稱

非同步掃描鍊電路

專利所屬機關 (申請機關)

國立臺灣大學

獲證日期

2013/08/01

技術說明

本技術提供了一個非同步的可測式設計以及其測試流程，利用原本非同步電路中各循序元件間的交握協定來做為掃描鏈的傳輸架構，使用非同步的掃描方式來測試。不僅可達成完整掃描且能達到高錯誤涵蓋率。只需使用一般的自動測試圖樣產生工具即可產生可用的測試圖樣。不需任何時脈控制，也不影響原電路的正常功能，更可適用於各種延遲非敏感交握協定的非同步電路設計。因此在適合使用延遲非敏感交握協定的非同步電路應用上例如：大面積的電路設計、全域非同步且區域同步的系統電路設計、薄膜電晶體電路設計、軟性電子電路等，本技術是相當可行的測試方法。 This patent presents a scan test technique for asynchronous delay-insensitive circuits. By using the proposed scan latch, scan testing can be done in an asynchronous delay-insensitive way (without any clocking scheme even in the scan mode). With the proposed scan latch, full scan is available and test pattern generation can be done with commercial automatic test pattern generation tool. Fault coverage as high as 99.52% can be achieved on an asynchronous datapath circuit with 55.52% area overhead. This proposed scan technique provides a good solution for the asynchronous delay-insensitive circuit applications, such as large area system chip, globally asynchronous and locally synchronous (GALS) system on chip (SoC), flexible electronics, and system on panel (SoP) etc.

備註

連絡單位 (專責單位/部門名稱)

產學合作總中心

連絡電話

33669945

網址