Digital to analog converter with output impedance compensation

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

14/676,227

專利證號

US 9,621,181 B2

專利獲證名稱

Digital to analog converter with output impedance compensation

專利所屬機關 (申請機關)

國立成功大學

獲證日期

2017/04/11

技術說明

因為電流源的輸出阻抗並非無限大，所以等效上輸出負載會根據輸入碼的不同而有所改變，DAC的輸出因為有限輸出阻抗而產生非線性。為解決此問題，本發明提出實現數位類比轉換器之低成本輸出阻抗補償技術。由於數位類比轉換器的非線性輸出阻抗曲線可被此阻抗補償電路補償，所以線性度會增加且SFDR效能會提升。因為輸出阻抗是透過在輸出端的電路補償而不是以高阻抗的電流單元架構來增強，所以實現成本較低。補償電路的簡易性使其可用在高速之數位類比轉換器。 This invention is proposed to implement output impedance compensation for DACs with low cost. The nonlinear output impedance curve of a DAC can be compensated by the impedance compensation circuit. Therefore, the linearity of the compensated DAC is increased and the SFDR performance is improved. Because the output impedance is compensated by the circuit at output terminals instead of being enhanced by current cells with larger-impedance architecture, the implementation cost is much smaller. The simplicity of the compensation circuit makes it suitable for high-speed DACs.

備註

本會(收文號1120059850)同意該校112年9月7日成大產創字第1121102806號函申請終止維護專利(國立成功大學)

連絡單位 (專責單位/部門名稱)

企業關係與技轉中心

連絡電話

06-2360524

網址