嵌入決策回授等化器之相位偵測裝置與時脈資料回復電路

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

103132039

專利證號

I 532327

專利獲證名稱

嵌入決策回授等化器之相位偵測裝置與時脈資料回復電路

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2016/05/01

技術說明

一種嵌入決策回授等化器之相位偵測裝置與時脈資料回復電路，該相位偵測裝置包括具有第一與第二取樣維持電路之決策回授等化器、具有第三取樣維持電路之邊際偵測器、第一互斥或閘與第二互斥或閘。第一取樣維持電路、第二取樣維持電路及第三取樣維持電路分別取得第一取樣資料、第二取樣資料及轉態資料後，第一互斥或閘對第一取樣資料與轉態資料進行互斥或運算以產生第一時脈相位移動資訊，而第二互斥或閘對第二取樣資料與轉態資料進行互斥或運算以產生第二時脈相位移動資訊。藉此，本發明至少可避免習知之時脈資料回復電路與決策回授等化器所產生之高頻雜訊干擾。 The invention is a phase detecting device and clock data recovery circuit embedded decision feedback equalizer. The phase detecting device comprises a decision feedback equalizer with a first and a second sample-hold circuit, an edge detector with a third sample-hold circuit, a first XOR gate and a second XOR gate. The first sample-hold circuit, the second sample-hold circuit and the third sample-hold circuit obtain a first sample data, a second sample data and a transition data, respectively. Then, the first XOR gate executes a XOR operation for the first sample data and the transition data to generate first clock phase shift information. The second XOR gate executes a XOR operation for the second sample data and the transition data to generate second clock phase shift information. Thereby, the invention can at least avoid high-frequency noise disturbance generating from prior clock data recovery circuit and decision feedback equalizer.

備註

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址