發明
中華民國
105143278
I 621215
快閃記憶體結構及其製造方法
國立臺灣師範大學
2018/04/11
本發明係關於一種快閃記憶體結構及其製造方法。本發明之快閃記憶體結構包含一基板、一源極、一汲極、一通道絕緣層、一鐵電-電荷捕捉層、至少一阻擋絕緣層及至少一閘極。基板由一半導體材料製成。源極形成於基板上。汲極形成於基板上並與源極分隔開。通道絕緣層形成於基板上。鐵電-電荷捕捉層形成於通道絕緣層上,並包含一電荷捕捉層及一鐵電負電容效應層。至少一阻擋絕緣層形成於鐵電-電荷捕捉層上。至少一閘極形成於阻擋絕緣層上。鐵電負電容效應層由一具鐵電負電容效應材料製成。
產學合作組
77341329
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院