以加權平均導線長模型實現之解析配置演算法METHOD OF ANALYTICAL PLACEMENT WITH WEIGHTED-AVERAGE WIRELENGTH MODEL

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

13/275,348

專利證號

US 8,689,164 B2

專利獲證名稱

以加權平均導線長模型實現之解析配置演算法METHOD OF ANALYTICAL PLACEMENT WITH WEIGHTED-AVERAGE WIRELENGTH MODEL

專利所屬機關 (申請機關)

國立臺灣大學

獲證日期

2014/04/01

技術說明

隨著現今晶片設計複雜度急速高升，在實體設計中，電路擺置的問題也愈來愈為重要。根據過去文獻指出，數值分析演算法(analytical algorithms)已被證實為最有效的電路擺置方法。半周長線長(HPWL)為電路擺置問題中最常用的線長逼近方式之一，然而，由於半周長線長不具有平滑(smooth)以及可微分(differentiable)的特性，無法將其直接運用於數值擺置方法中。因此，在線長的數值分析模型(analytical wirelength model)的發展上，特別是如何建立一個準確且有效的線長模型並運用於電路擺置問題上，已產生許多研究的挑戰。因此，針對數值擺置方法，我們提出一個新的加權平均(weighted-average)線長模型用於估計半周長線長。相較於著名的log-sum-exp線長模型，不論在理論分析上及實作經驗上，所提出之加權平均線長模型具有較小的半周長線長估計誤差，且可引道數值擺置方法實現較佳的電路擺置效果。 The fast-growing design complexity with modern circuit designs has caused significant challenges to modern circuit placement. According to the recent literature, analytical algorithms have been shown to be most effective for circuit placement. Since half-perimeter wirelength (HPWL), a popular approximation for a net for circuit placement, is not smooth and differentiable, it cannot be directly applied to analytical placement. Thus, the problem with analytical modeling for wirelength induces many research challenges and it is desirable to develop an accurate and effective wirelength model for analytical placement. Therefore, we propose a new weighted-average wirelength model for analytical placement. Compared with the well-known log-sum-exp wirelength model, the weighted-average wirelength model is more accurate and effectiveness for analytical placement theoretically and empirically.

備註

連絡單位 (專責單位/部門名稱)

產學合作總中心

連絡電話

33669945

網址