具雙層陷阱之記憶體結構及其形成方法

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

100124233

專利證號

I 425596

專利獲證名稱

具雙層陷阱之記憶體結構及其形成方法

專利所屬機關 (申請機關)

國立臺灣大學

獲證日期

2014/02/01

技術說明

一種具雙層陷阱之記憶體結構，此具雙層陷阱之記憶體結構包括基板、電荷捕捉層、介電層以及閘極導電層。電荷捕捉層位於基板之上。介電層位於電荷捕捉層之上，且介電層具有高介電常數(high-k)。閘極導電層位於介電層之上。此外，電荷捕捉層具有複數個氧元素空缺缺陷，用以捕捉經過之複數個電子。此複數個氧元素空缺缺陷在抓住複數個電子後的狀態與其原先狀態不同，而使得電荷捕捉層之穿隧電流的導通路徑改變，並進而使本發明之具雙層陷阱之記憶體結構可用以儲存數位資料。 A memory structure with double-layer traps includes a substrate, a charge trapping layer, a dielectric layer and a conductive layer. The charge trapping layer is disposed on the substrate. The dielectric layer is disposed on the charge trapping layer. The conductive layer is disposed on the dielectric layer. Besides, the charge trapping layer has defects with vacancies of oxygen for trapping electrons which is passing through the charge trapping layer. A status of defects with vacancies of oxygen after trapping electrons　is different from the original state of defects with vacancies of oxygen, and thus the path of tunneling current of the charge trapping layer is changed correspondingly. Therefore, the memory structure with the double-layer traps of the present invention can be used to store digital data.

備註

連絡單位 (專責單位/部門名稱)

產學合作總中心

連絡電話

33669945

網址