使用無源極和汲極接面場效電晶體之基本互補式邏輯閘之構造及其製造方法

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

099140070

專利證號

I 423426

專利獲證名稱

使用無源極和汲極接面場效電晶體之基本互補式邏輯閘之構造及其製造方法

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2014/01/11

技術說明

本專利發明於半導體晶圓(wafer)上，形成”無源極和汲極之N通道電晶體”和”無源極和汲極之P通道電晶體”，在其之間以直接利用金屬矽化製程將其連接，形成具有基本邏輯單元電性特色之結構(如inverter, NAND, NOR等邏輯閘。) 技術特點: 本發明系利用”無源極和汲極之新型電晶體”結構產生可以廣泛用於邏輯設計上使用的基本單元. 具體而言，於導電型晶圓上形成一奈米線結構，並在此結構一部分形成”無源極和汲極之N通道電晶體”，另一部分形成”無源極和汲極之P通道電晶體”，在N和P通道電晶體間直接利用金屬矽化製程將其連接,形成具有基本邏輯單元電性特色之結構(如inverter, NAND, NOR等邏輯閘。) 解決之問題：本發明可取代目前的邏輯設計基本單元遭受的基本困難，降低消耗功率、提升操作速率、縮小單元面積，並應用於VLSI 20nm節點及其以後之技術 發明領域: 在半導體基礎元件以及其電路應用領域上，本發明提出一個新的邏輯設計基本單元可取代目前電路使用之CMOS邏輯元件(如inverter, NAND, NOR等邏輯閘構成的積體電路。) 創作目的: 本發明提出一個面積更小,速度更快,更容易製作的基本邏輯設計單元(如inverter, NAND, NOR等邏輯閘。) A new type of inverter built on a specific channel without source/drain junction is proposed. This inverter can be formed by a connected n- and p-doped channel as the substrate and with complementary p- and n-doped gates respectively. Similar types of transistor formation can be applied to configure the basic logic elements, NAND, NOR gates as well.

備註

本部(收文號1090020336)同意該校109年4月6日交大研產學字第1091002952號函申請終止維護專利(交大)

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址