以掃描鏈對記憶體存取之晶片測試系統及其方法CHIP TESTING SYSTEM FOR ACCESSING MEMORY THROUGH SCAN CHAIN AND METHOD THEREOF

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

103126990

專利證號

I 544224

專利獲證名稱

以掃描鏈對記憶體存取之晶片測試系統及其方法CHIP TESTING SYSTEM FOR ACCESSING MEMORY THROUGH SCAN CHAIN AND METHOD THEREOF

專利所屬機關 (申請機關)

國立成功大學

獲證日期

2016/08/01

技術說明

本技術主要目的在於提供一個更快速簡便的方式編輯晶片上的記憶體內容，以期簡化晶片測試與驗證的困難度。在晶片製程不斷演進的情形下，晶片當中可以放入越來越多的處理器單元。然而處理器的測試診斷與功能驗證也隨之越來越複雜。因此，如何快速又有效的進行處理器的測試與驗證成為設計者難以迴避的議題。再者晶圓代工者亦可依晶片診斷結果，判斷製程問題並且修正以提高良率。 本技術利用傳統常用的掃描鏈為基礎，建置一個使用者能隨意編輯記憶體內容的平台。因此處理器可以依照使用者的安排進行相對應的動作，並且藉以進行測試診斷與功能驗證。因為本技術是讓處理器核心自行抓取所需要的程式與資料，所以不需要價格高昴的測試機台就可以達到晶片測試的目的。 本技術無論在3D堆疊晶片或是傳統2D晶片設計上均能使用，能夠讓晶片在封裝之前就利用本技能進行測試與驗證，更快速地找出有瑕疵的晶片，進而降低晶片製造成本、提升晶片良率。 The present invention provides a convenient method to edit and execute the memory content for simplifying IC chip verification and testing. Because of the evolution of IC manufacturing process, more processors are integrated into a single chip. However, processor IC function verification, silicon fault testing, and fault diagnosis become more and more complex and difficult. Therefore, how to handle an efficient function verification, testing, and diagnosis becomes a significant issue. Based on the result of chip diagnosis, wafer foundries can improve their yield rate at the early process development stage.

備註

連絡單位 (專責單位/部門名稱)

企業關係與技轉中心

連絡電話

06-2360524

網址