三維晶片之差動感測及矽晶穿孔時序控制結構Differential Sensing and TSV Timing Control Scheme for 3D-IC

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

099136766

專利證號

I 441190

專利獲證名稱

三維晶片之差動感測及矽晶穿孔時序控制結構Differential Sensing and TSV Timing Control Scheme for 3D-IC

專利所屬機關 (申請機關)

國立清華大學

獲證日期

2014/06/11

技術說明

一種具有複數層之堆疊元件之差動感測及矽晶穿孔時序控制結構，包括：一堆疊元件之第一晶片層，包括一檢測電路與一相對高能力驅動器水平耦接檢測電路。一感測電路，藉由一水平導線耦接檢測電路。一第一差動訊號驅動器，於第一晶片層中水平耦接該感測電路。一堆疊元件之第N晶片層，包括一第N相對高能力驅動器與一第N差動訊號驅動器形成於第N晶片層之上，N為大於1的自然數，其中第N相對高能力驅動器係透過一垂直相對低負載矽晶穿孔與(N-2)相對高負載矽晶穿孔作為虛擬負載而垂直耦接第一相對高能力驅動器，相對低負載矽晶穿孔與(N-2)相對高負載矽晶穿孔係從第N晶片層至第一晶片層而穿過堆疊元件，其中相對低負載矽晶穿孔與(N-2)相對高負載矽晶穿孔形成於ㄧ共享結構中，其中第N差動訊號驅動器係透過一對相對低負載矽晶穿孔與(N-2)對相對高負載矽晶穿孔而垂直耦接第一差動訊號驅動器，該對相對低負載矽晶穿孔與該(N-2)相對高負載矽晶穿孔係從第N層至第一層而穿過堆疊元件，每一相對低負載矽晶穿孔係形成於第一與第二晶片層之間，每一相對高負載矽晶穿孔係形成於堆疊元件之任一相鄰二晶片層之間。 The present invention discloses a differential sensing and TSV timing control scheme for 3D-IC includes a first chip layer of the stacked device including a detecting circuits and a relative high ability driver horizontally coupled to the detecting circuits. A sensing circuit is coupled to the detecting circuits by a horizontal conductive line, a first differential signal driver is coupled the sensing circuit, horizontally.

備註

連絡單位 (專責單位/部門名稱)

智財技轉組

連絡電話

03-5715131-62219

網址