發明
中華民國
101100653
I 448093
通訊系統
國立臺灣大學
2014/08/01
為了減少晶片傳遞訊號之間的符際干擾,及改善位元錯誤率,提出雙二元調變方式傳輸,跟以往架構差異是把預先編碼器(precoder)和轉換器(duobinary-to-NRZ converter)合併再一起,降低硬體上面的成本,也達到高速低功率的目標。 傳統可適性預先強化器需要額外的PCB繞線,從接收端拉回發射端,因為發射端欠缺接收端通道對眼圖大小的資訊。本架構提出可適性預先強化器的技巧,在傳輸收發訊號之前,會先找出對應的通道損耗,去調整所對應的預先強化器補償係數,此方法不需要額外的PCB走線,從接收端拉回發射端。我們提出可適性預先強化器的架構。 A 20Gb/s adaptive duobinary transceiver has been realized in 90-nm CMOS technology. An adaptive transmitter is realized without a feedback channel. For the channels with different lengths, the tap coefficient of the transmitter is digitally adjusted to compensate the channel loss. It achieves a data rate of 20-Gb/s with a BER less than 10-^12 over 16cm-FR4 board. The transmitter and receiver consume 81mW and 38mW from a 1.5V supply, respectively. For a 20-Gb/s PRBS of 2^7-1, the maximum length of FR4 channel 16cm is achieved. The measured peak-to-peak jitter of the recovered data is 13.78ps.
本部(收文號1100057959)同意該校110年9月16日校研發字第1100067275號函申請終止維護專利(台大)
產學合作總中心
33669945
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院