低功率低面積全數位隨機抖動產生器Low-Power Low-Area All-Digital Random Jitter Generator

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

097115339

專利證號

I 362833

專利獲證名稱

低功率低面積全數位隨機抖動產生器Low-Power Low-Area All-Digital Random Jitter Generator

專利所屬機關 (申請機關)

國立彰化師範大學

獲證日期

2012/04/21

技術說明

一種適合內建於晶片內，用以進行內建抖動容限量測，兼具低功率消耗與低面積之全數位隨機抖動產生器。每延遲線單元具一正反器，用以選擇有無二的冪次單位延遲；由高低門檻交錯互補式金氧半邏輯閘串接，可維持於低門檻元件之速度而節省功耗。以足夠超前之輸入訊號觸發選擇正反器，可避免出現窄波。產生器由延遲線單元串接，如連結互斥或閘組成線性回授移位暫存器，得以產生均勻分佈之隨機抖動訊號。如嵌入處理器系統，得以產生任意分佈抖動訊號。 A low-power low-area all-digital random jitter generator for jitter tolerance test on chip. Each stage of the jitter generator consists of two delay paths multiplexed by a flipflop, which is triggered by the input signal leading enough for avoiding glitches. The delay lines are chained by double-threshold stagger CMOS gates for leakage reduction in high speed of low-threshold devices. Chained stages with exclusive OR gates can consist of a linear feedback shift register for generating a random jitter signal in the uniform distribution. This innovation can also generate jitters in any distribution in a processor-based system.

備註

連絡單位 (專責單位/部門名稱)

研究發展處

連絡電話

04-7232105轉1858

網址