使用矩形共振器架構抑制遠端串音干擾與信號時序抖動SUPPRESSION OF FAR-END CROSSTALK AND TIMING JITTER BY USING RECTANGULAR RESONATORS

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

13/625,580

專利證號

US 8,994,469 B2

專利獲證名稱

使用矩形共振器架構抑制遠端串音干擾與信號時序抖動SUPPRESSION OF FAR-END CROSSTALK AND TIMING JITTER BY USING RECTANGULAR RESONATORS

專利所屬機關 (申請機關)

國立臺北科技大學

獲證日期

2015/03/31

技術說明

在現代數位資料傳輸當中，串音干擾是一個主要影響信號完整性的雜訊來源；一般串音干擾可以在侵略者線與受干擾線間加入有短路貫穿孔的防護線來降低；然而，短路貫穿孔在防護線上面時，在於頻率領域中會造成共振，在時間領域中會造成振鈴雜訊，因此我們提出使用步階式防護線的設計，藉以增加防護線與信號線間的電容耦合，我們的方法可以提供最少的貫穿孔使用數量以提昇電路佈線的彈性以及降低振鈴雜訊的產生；在平行終端介面中，遠端串音干擾因為發生在接收端，比起近端串音干擾將更嚴重的影響到信號完整性；根據使用大量的短路貫穿孔與電阻將會降低電路佈線的彈性且增加成本，我們提出使用矩形共振器架構的方法改善遠端串音干擾與信號時序抖動的問題；此方法不需使用短路貫穿孔或電阻即可降低遠端串音干擾與信號時序抖動；最後由實驗結果證明，我們所提出的矩形共振器架構不但擁有較佳的效能，而且還不需使用額外的元件，如終端電阻或短路串穿孔，即可達到雜訊抑制的效果，因此我們的方法適合在實際工程應用上使用。 We propsed the step guard trace to compensate capacitive coupling between the guard trace and signal trace. Our method offers minumum number of shorting-vias to increase the flexibility on the circuit routing and decrease the ringing noise. In a parallel-terminated interface, the FEXT is more problematic than NEXT since it seriously affects the SI at the receiver side. Since a large number of shorting-vias and resistances reduce the flexibility of the circuit routing and increase cost, we propose a method to reduce the FEXT and timing jitter by using rectangular resonators (RRs) structure. In which, the shorting-via and resistance are not necessary to be used for improving the FEXT and timing jitter.These experimental results confirmed that our proposed RRs structure not only shows better performance than the alternatives, but also no requires extra components such as terminating resistors or shorting-vias to reduce noise significantly.

備註

本部(收文號1070058709)同意該校107年8月9日北科大產學字第1077900203號函申請申請終止維護專利

連絡單位 (專責單位/部門名稱)

專利技轉組

連絡電話

02-87720360

網址