以薄膜層進行銅導線晶片之銲線製程方法WIRE-BONDING METHOD FOR CHIPS WITH COPPER INTERCONNECTS BY INTRODUCING A THIN LAYER

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

10/855,161

專利證號

US 6,962,864 B1

專利獲證名稱

以薄膜層進行銅導線晶片之銲線製程方法WIRE-BONDING METHOD FOR CHIPS WITH COPPER INTERCONNECTS BY INTRODUCING A THIN LAYER

專利所屬機關 (申請機關)

國立中正大學

獲證日期

2005/11/08

技術說明

本發明以創新之薄膜層進行銅導線晶片之銲線製程方法,其係於利用化學溶液 以一預定之時 間,使銅晶片之表面生成有助於銲線之薄膜,藉此可使得銲接之品質大幅提 升。

備註

本部(收文號1061007201)同意該校106年11月17日中正研發字第1060011267號函申請終止維護專利

連絡單位 (專責單位/部門名稱)

技術移轉授權中心

連絡電話

05-2720411轉16001

網址