應用於多核心處理器之快速整數離散餘弦轉換方法FAST INVERSE INTEGER DCT METHOD ON MULTI-CORE PROCESSOR

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

098144700

專利證號

I 402771

專利獲證名稱

應用於多核心處理器之快速整數離散餘弦轉換方法FAST INVERSE INTEGER DCT METHOD ON MULTI-CORE PROCESSOR

專利所屬機關 (申請機關)

國立中央大學

獲證日期

2013/07/21

技術說明

由於高壓縮率的多媒體影像壓縮技術需求和越來越高解析度的趨勢，要達到即時解碼的目標，一個更快的編解壓縮模組越來越來越被需要。在多媒體的應用中，除了使用一般的ASIC的方式來實現以外，也有使用嵌入式系統處理器或多核心處理器的方式來實現。在一個多媒體系統中，整數的離散轉換是一個關鍵的壓縮工具，他被廣泛的應用於許多的多媒體系統如H.264/AVC、H.264/SVC、H.264/MVC和AVS等等。本專利提出一個應用於多核心嵌入式系統處理器或多核心處理器的快速離散轉換演算法。 為了要有效的利用多核心CPU的特殊架構來達到有效率的快速離散轉換，我們利用該CPU的特殊架構與指令集來構成一個快速離散轉換演算法。此演算法一開始考慮CPU 最大可存取量來存取記憶體中的資料，並且妥善利用管線化的技術來使得資料可以順利的讀取到暫存器中。在處理資料的機制中，我們運用了CPU架構中多核心架構和SIMD指令集組成一個特別的演算法來使得多核心CPU在一個循環中可以處理多筆資料。在我們的演算法下，一個4x4像素構成的區塊離散轉換可以在更短的循環內完成，在這個高效率的最佳化方法下，一個H.264/SVC的４ＣＩＦ與ＣＩＦ的影像壓縮位元串流可以在TI DM6437順利的在３０fps被以極低的CPU負載下被實行。此演算法可以應用在現今的諸多多媒體系統中的編解碼端例如H.264/AVC、H.264/SVC、H.264/MVC和AVS等等，並且依舊符合數位影像壓縮技術的標準制定規範。在本發明的善加利用下，一個4x4 block的離散餘弦轉換可以十分有效率的被實現出來。 In this invention, The cycle-efficient IDCT algorithm is proposed for H.264/AVC、H.264/SVC and MPEG4 in processor platform. Owing to the data structure of IDCT in H.264, the extra memory access seriously degrades the performance in processor platform. To overcome it, the proposed algorithm mainly incorporates three techniques, data structure reordering, symmetrical based scheduling and interleaving-parallelism technique. For each 4x4 IDCT, the proposed algorithm achieves very efficiency performance.

備註

本部(收文號1060048584)同意該校106年7月13日中大研字第1061430172號函申請終止維護專利

連絡單位 (專責單位/部門名稱)

智權技轉組

連絡電話

03-4227151轉27076

網址