發明
中華民國
098115653
I 392234
僅包括NMOS電晶體之邏輯閘
國立中山大學
2013/04/01
本發明之完全由NMOS組成之邏輯閘及其製造方法,其所有邏輯閘之驅動器部分與負載部分均完全由NMOS組成,有優越速度性能、無靜態功率消耗,且可避免像傳統互補金氧半(CMOS)邏輯閘因負載部分使用PMOS,必須遷就電洞移動率較慢的問題。因本發明之邏輯閘均完全由NMOS組成,所有NMOS均可利用半導體公司最尖端製作技術節點所引許之最小特徵長度來規劃製作,故可大幅提高本發明邏輯閘與其應用電路系統之積集密度。此外,本發明邏輯閘若擴及至三五族與及碳和石墨相關半導體技術方面之應用,面積、性能與成本將有更大之獲益。
產學營運及推廣教育處
(07)525-2000#2651
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院