測試兼具容錯矽穿通道裝置Apparatus of Three-Dimensional Integrated-Circuit Chip Using Fault-Tolerant Test Through-Silicon-Via

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

14/210,718

專利證號

US 9,304,167 B2

專利獲證名稱

測試兼具容錯矽穿通道裝置Apparatus of Three-Dimensional Integrated-Circuit Chip Using Fault-Tolerant Test Through-Silicon-Via

專利所屬機關 (申請機關)

國立清華大學

獲證日期

2016/04/05

技術說明

一種測試兼具容錯矽穿通道裝置，係包括一包含數個堆疊晶片之三維晶片、一配置於該數個堆疊晶片之間之矽穿通道結構、一設置於該數個堆疊晶片中之正常邏輯功能電路、及一設置於該數個堆疊晶片中之三維晶片測試邏輯電路所構成。藉此，本發明將測試矽穿通道（Test Through-Silicon-Via, Test TSV）在正常運作模式（Normal Mode）下當作備用矽穿通道（Redundant TSV），反之在測試模式（Scan Mode）下仍為測試矽穿通道，藉由此概念為基礎來提出本發明之架構，可以明顯降低備用矽穿通道之使用量也降低晶片之生產成本。 An apparatus of three-dimensional integrated-circuit (3D-IC) chip is provided. The apparatus uses a test through-silicon-via (TSV). The test TSV is used as a redundant TSV operated under a normal mode. Vice versa, the test TSV is remained to be used as a traditional test TSV under a scan mode. The present invention significantly reduces the number of redundant TSVs and the production cost of the chip.

備註

連絡單位 (專責單位/部門名稱)

智財技轉組

連絡電話

03-5715131-62219

網址