三維積體電路之接合方法及其三維積體電路BONDING METHOD FOR THREE-DIMENSIONAL INTEGRATED CIRCUIT AND THREE-DIMENSIONAL INTEGRATED CIRCUIT THEREOF

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

13/325,587

專利證號

US 8,508,041 B2

專利獲證名稱

三維積體電路之接合方法及其三維積體電路BONDING METHOD FOR THREE-DIMENSIONAL INTEGRATED CIRCUIT AND THREE-DIMENSIONAL INTEGRATED CIRCUIT THEREOF

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2013/08/13

技術說明

在三維積體電路關鍵技術中的接合領域裡，利用不同金屬(銅/鈦)間的共鍍，經由製程條件的最佳化與大氣環境下去進行接合，自動形成鈦的附著層，讓銅有更高更穩定的附著性，且省掉鈦附著層及銅種晶層的沉積，減少了製程步驟，鈦在銅下方，也可當阻擋層阻止銅擴散進入基板；此外，因為是在大氣環境下進行接合的緣故，部分鈦會到接合結構邊界與氧氣反應，在結構外部形成氧化鈦，所以也不用在額外沉積保護銅的結構，也減少了製程步驟，再加上氧化鈦緻密的特性，不讓空氣中的氧氣擴散進入銅進而氧化銅，保護了內部銅，更可以維持銅的極佳導電特性，綜合上述兩種特性:(1)鈦可以自身自動成為附著層及阻擋層(2)在大氣環境下(或通少量氧氣的腔體內)進行接合，氧化鈦會保護內部銅不被氧化，此為此項發明的特點。 Copper (Cu) and titanium (Ti) are co-sputtered to fabricate the bond structure in three-dimension integrated circuits (3DIC) structure. When two identical Cu/Ti structures bond together under the atmosphere ambient, Ti atoms will diffuse to the boundary and form adhesion layer between bond structure and material underneath. Therefore, the bond structure has the more stable adhesiveness than that before bonding. In addition, the sputtering process of titanium adhesion layer can be saved during fabrication. Owing to titanium is at the bottom of copper, titanium serves as the barrier layer to prevent copper from diffusing into the substrate. In the last, under the atmosphere ambient, part of titanium atoms diffusing to the surface boundary will act with oxygen and form titanium oxide, a compact crystal structure, which can protect copper from oxidation

備註

本部(收文號1090020336)同意該校109年4月6日交大研產學字第1091002952號函申請終止維護專利(交大) ------------------- 本會(收文號1120021580)同意該校112年4月14日陽明交大研產學字第1120006769號函申請專利讓與(國立陽明交通大學) 辦理經過:112年7月19日學校承辦信件表示，本案「報請終止維護後」或「專利繳費終止期限屆滿前」，廠商有「讓與」意願，方洽智財局進行復權，俾利讓與給廠商。

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址