校正增益錯誤的自校正系統及其自校正方法

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

100116312

專利證號

I 445318

專利獲證名稱

校正增益錯誤的自校正系統及其自校正方法

專利所屬機關 (申請機關)

國立臺灣大學

獲證日期

2014/07/11

技術說明

一種校正增益錯誤的自校正系統及其自校正方法，透過電性連接校正電容於乘法式數位類比轉換器中的運算放大器作為正回授路徑，以便在低增益的情況下調整校正電容來改變級間增益及校正增益錯誤，用以達成降低運算放大器所造成的增益錯誤之技術功效。 使用增益誤差自校正技術於管線式(Pipelined)類比數位轉換器(ADC)來達成高速度、高效率。任一管線式類比數位轉換器，皆可採用本發明的技術。 本前景(foreground)自校正技術可有效降低由於低增益運算放大器(operational amplifier) 所造成的增益誤差。本技術透過連接校準電容(calibration capacitor)到乘法數位類比轉換器(MDAC)的正極反饋路徑來調整級間增益。本技術只需要數百個時鐘週期來完成精確的校準，無需外部參考電壓。在正常轉換期間，校準電路並不消耗功率。 A self-calibration system for calibrating gain error and self-calibration method thereof is disclosed. With connecting a calibration capacitor as a positive feedback path for an operational amplifier (op-amp) in multiply digital to analog converter (MDAC), it changes the inter-stage gain and calibrates gain error by adjusting the calibration capacitor. The mechanism is used to reduce the gain error caused by the op-amp.

備註

連絡單位 (專責單位/部門名稱)

產學合作總中心

連絡電話

33669945

網址