系統匯流排之仲裁裝置

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

097150059

專利證號

I 385528

專利獲證名稱

系統匯流排之仲裁裝置

專利所屬機關 (申請機關)

義守大學

獲證日期

2013/02/11

技術說明

在一般市面常見的匯流排仲裁器模組都採用單一動態(平均循環)或靜態(固定優先權)的仲裁演算法，但侷限於單一種演算法，使得系統業者只能自行承擔此演算法的優、缺點，造成產品設計上受到局限。當今幾乎任何電子產品都為嵌入式系統，而其匯流排仲裁器為其重要模組之ㄧ，因此無論是IC設計或電子產品開發業者，對其都視為重要專利。只有採用單一靜態或單一動態的仲裁演算法，若在長時間頻繁的傳輸之下，不當的匯流排分配會造成系統資源的浪費，產生較大的延遲，造成系統整體傳輸效率降低以及在於仲裁器的選擇上也較無法彈性的變動。本專利發展一具有可組態(reconfigurable)之仲裁器運用於系統單晶片多層匯流排(On-Chip Bus; OCB)架構來達到有效增加系統效能。可組態之仲裁器兼具動靜態混合演算法置於多層匯流排架構，內含一可組態控制器，透過此可組態控制器來設定其演算法，使得在各種不同傳輸資料分佈下，可達到最佳仲裁效率。 This research project aims to develop a reconfigurable arbiter with hybrid arbitration algorithms for SOC multi-layer on-chip bus communication. The design of the reconfigurable controller is proposed in order to easily modify the configuration of the arbiter to obtain the optimal arbitration states for various data distribution.

備註

本部(收文號1060025530)同意該校106年4月17日義大產字第1060004923號函申請終止維護專利

連絡單位 (專責單位/部門名稱)

產學智財營運總中心產學合作與專利技轉中心

連絡電話

07-6577711ext2683

網址