非同步突波雜訊阻絕電路

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

103124370

專利證號

I 524668

專利獲證名稱

非同步突波雜訊阻絕電路

專利所屬機關 (申請機關)

國立雲林科技大學

獲證日期

2016/03/01

技術說明

數位電路中會具有多數邏輯閘(logic gates)，當輸入信號到達邏輯閘的時間不同，則輸出信號就很有可能產生不預期的邏輯雜訊，亦即短時脈沖波雜訊(glitch)。當短時脈沖波雜訊的電壓準位夠高而近似於信號處理過程的高態電壓準位(high voltage level)，則短時脈沖波雜訊在信號處理過程中會視為高態信號，進而產生錯誤的信號。其中，當數位電路愈複雜，產生短時脈沖波雜訊的機率也會相對提高；換言之，短時脈沖波雜訊對電路的影響就愈明顯。短時脈沖波雜訊除會造成數位電路於高態電壓準位以及低態電壓準位之間切換的頻率增加，即相當於增加每單位時間內的信號處理量；換言之，由於數位電路於每單位時間內所能提供的信號處理量有限，若每單位時間內的信號處理量增加，則會衍生數位電路的處理速度下降以及耗電量增加的問題。 Traditional glitch blocking methods are: delay balance, variable input delay, glitch filter and clocked register. These traditional circuit basically can block the unexpected glitch, but these traditional designs have different degrees of difficulty while design, respectively, such as delay balance and variable input delay, require precise timing analysis of circuit nodes. The glitch filter circuit will change their response to the signal, so the operating speed of the circuit will decline. The clocked control registers need to use an additional clock. Unlike traditional glitch blocking methods, this thesis presents a timing control switch techniques to produce a preset timing difference in the circuit to accurately block the glitch.

備註

連絡單位 (專責單位/部門名稱)

智財管理組

連絡電話

(05)5342601轉2521

網址