半導體元件之內連接結構INTERCONNECTION STRUCTURE OF SEMICONDUCTOR DEVICE

專利類型

新型

專利國別 (專利申請國家)

中華民國

專利申請案號

102127315

專利證號

I 511257

專利獲證名稱

半導體元件之內連接結構INTERCONNECTION STRUCTURE OF SEMICONDUCTOR DEVICE

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2015/12/01

技術說明

下圖是第一篇EDL的TSV電容示意圖。我們知道Cu TSV是由Cu seed layer、TiN diffusion layer、oxide liner及silicon所包圍，也就well known的metal oxide semiconductor (MOS)結構，因此他的電容值也具有一般MOS-CAP電性機制。在低頻時具有accumulation、depletion及inversion 區域；高頻時具有accumulation、depletion及deep depletion區域。通常量測TSV對於元件的方法，是在TSV周圍設計一個n+-type高參雜接觸，量測各距離對於TSV電容如右下圖。一般會在TSV的pad施加bias，在另個GND擷取C-V圖形。在這樣的量測方式，對於元件與TSV的距離耦合影響是有效的，但卻不精確於TSV本身的電容值。我們知道TSV是使用DRIE會造成Si邊緣擁有scallop形狀；另外oxide liner使用高step coverage的TEOS oxide，也會造成底層oxide厚度會低於上層oxide厚度。如此的C-V不均勻在不同的TSV深度會造成訊號傳遞時的夾止，速度反而因此受限。因此我們必須重新思考一個嶄新的設計，而其最低的電容值也是精確的。 An interconnection structure of a semiconductor device is provided, where the interconnection structure is constructed in a semiconductor substrate. The interconnection structure includes a first through silicon via and a second through silicon via both penetrating the semiconductor substrate, and the first through silicon via is spaced from the second through silicon via by a distance ranged from 2μm to 40μm.

備註

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址