全數位式同步責任週期校正裝置 | 專利查詢

全數位式同步責任週期校正裝置


專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

103108195

專利證號

I 525995

專利獲證名稱

全數位式同步責任週期校正裝置

專利所屬機關 (申請機關)

國立高雄師範大學

獲證日期

2016/03/11

技術說明

一種全數位式同步責任週期校正裝置,包含數位控制碼產生電路和訊號校正電路。數位控制碼產生電路包含控制單元、相位偵測單元和數位偵測單元,控制單元根據輸入時脈訊號和輸出時脈訊號產生二調整訊號。相位偵測單元根據此二調整訊號之間的相位差產生上數和下數訊號。數位偵測單元根據上數與下數訊號產生數位控制碼。訊號校正電路包含相位合成單元、數位控制延遲單元和除頻單元。相位合成單元根據輸入時脈訊號產生相位合成訊號。數位控制延遲單元根據數位控制碼決定調整相位合成訊號的延遲時間。除頻單元根據相位合成訊號產生輸出時脈訊號。 The all-digital synchronous duty-cycle correcting device includes a digital control code generating circuit and a signal correcting circuit. The digital control code generating circuit includes a control unit, a phase detection unit and a digital detection unit. The control unit generates two adjusting signal according to an input clock signal and an output clock signal. The phase detection circuit generates an up-counting signal and a down-counting signal. The signal correcting circuit includes a phase synthesizing unit, a digital control delay unit and a frequency dividing unit. The phase synthesizing unit generated a phase synthesized signal according to the input clock signal. The digital control delay unit determines a delay time according to the digital control code for adjusting the phase synthesized signal. The frequency dividing unit generates the output clock signal according to the adjusted phase synthesized signal.

備註

本部(發文號1090003138)同意貴校108年10月15日高師大研字第1081008882號函申請終止維護專利。

連絡單位 (專責單位/部門名稱)

學術研究組

連絡電話

7172930轉6700


版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院